當前消費類電子產品的巨大市場和發(fā)展?jié)摿?使采用電池供電的便攜式產品的小功率、低功耗、高效率、小體積、輕重量的直流電平轉換器(DC/DC Converter)發(fā)展迅猛。對于許多應用于便攜式產品中的電子系統，如彩色LCD顯示屏、手機背光屏等，DC/DC是其非常理想的電源轉換器件[1]。

　　本文基于2μm 15V雙極型工藝設計了一種電流控制型PFM Boost DC-DC開關變換器芯片，通過采用低反饋電阻技術減小外部反饋電阻的損耗，并采用負載電流反饋技術調節(jié)系統占空比以減小系統穩(wěn)態(tài)時輸出電壓電流紋波系數。芯片采用Fixed-On-Time控制方式，當整個系統穩(wěn)態(tài)時處于Boost PFM的不連續(xù)導通模式(DCM)，而這種工作模式具有天然的穩(wěn)定性[2]。

　　1 電路系統結構設計

　　系統采用如圖1所示典型的電流控制型PFM Boost DC-DC 變換器拓撲結構，虛線框內為芯片原理框圖，框外為外圍器件連接示意圖。其中，STDN為芯片的使能端，低電平時關斷整個芯片以降低靜態(tài)功耗;SENSE為輸出電壓反饋采樣端;VFB為負載電流反饋采樣端;DRIVE為外部功率開關控制端;基準電壓通過電阻分壓產生A2比較器的參考電壓VRA2;A1比較器的參考電壓為VRA1;A1和A2通過一個二端與非門控制一個暫穩(wěn)態(tài)為1.7μs單穩(wěn)態(tài)電路;輸出級DRIVE驅動外部功率管QT。

　　系統將工作在兩個狀態(tài)：連續(xù)導通模式(CCM)和不連續(xù)導通模式(DCM)。VIN上電，STDN置高電平，基準源為A2比較器提供的比較參考電壓為VRA2。由于系統剛啟動，A1、A2輸出高電平，單穩(wěn)態(tài)電路不觸發(fā)，輸出高電平，外部功率管QT導通。當VSENSE>VRA1，A1輸出低電平，單穩(wěn)態(tài)電路觸發(fā)，DRIVE電壓迅速被拉低，開始給外部C2充電，在RS2兩端電壓未達到A2比較參考電壓前，系統將重復上述過程，系統工作在連續(xù)導通模式。當RS2兩端電壓超過A2比較電壓VRA2時，A2比較器輸出低電平，單穩(wěn)態(tài)電路觸發(fā)，外部功率管關斷，從此時起1.7μs內L給C2充電，當L放完電后，C2開始放電，致使RS2兩端電壓仍然超過A2比較電壓，A2輸出低電平，單穩(wěn)態(tài)電路持續(xù)輸出低電平，外部功率管繼續(xù)處于關斷狀態(tài)，系統工作在不連續(xù)導通模式。系統啟動升壓為連續(xù)導通模式，進入穩(wěn)態(tài)后系統為不連續(xù)導通模式。

　　2 電路原理與設計

　　2.1 開關限流控制電路

　　圖1中A1比較器、單穩(wěn)態(tài)觸發(fā)器、驅動放大器和外部開關管組成的環(huán)路為開關限流控制電路。假定單穩(wěn)態(tài)觸發(fā)器輸出高電平穩(wěn)態(tài)，外部功率管QT導通，二極管D截止，電感L中的電流線性上升。當電感電流較小時，限流電阻RS1上的壓降小于30mV，A1 比較器輸出低電平，不能觸發(fā)單穩(wěn)態(tài)觸發(fā)器翻轉;而當電感電流上升至限流Ipk時，電阻RS1上的壓降達到VRA1，A1 比較器輸出翻轉，輸出低電平經與非門控制單穩(wěn)電路進入暫穩(wěn)態(tài),外部功率管QT關斷。由于電感電流必須連續(xù)，因此電感L的感應電動勢為左負右正，二極管D導通，電感L開始對C2進行充電，輸出電壓VOUT上升。這一過程將持續(xù)1.7μs至暫穩(wěn)態(tài)結束，單穩(wěn)態(tài)觸發(fā)器重新回到高電平穩(wěn)態(tài)，再次使QT重復上述的開關過程，直至最終VOUT達到額定輸出電壓。

　　圖2為A1比較器電路，BIAS為偏置端，VA1為輸出端，VS為正向輸入端，SENSE為負向輸入端，即為外部電感電流Ipk檢測端。由于Q10、Q11、Q12偏置相同，故其提供的偏置電流相同。Q10、Q13、RS構成A1比較器正向輸入支路。由于VCC和VBIAS電壓為常數，Q13采用二極管連接方式，A點的電壓為VBE13+VS;由于Q13、Q14同為NPN管，其兩管的VBE閾值電壓相同，當VSENSE>VBE13+VS-VT(be)時，Q14截止，B點上升為高電平，Q15導通，VA1輸出低電平，通過控制與非門觸發(fā)單穩(wěn)電路，外部功率管關斷，VSENSE迅速下降為0，Q14導通，B點被拉至低電平，Q15關斷，VA1輸出高電平，此時控制信號為與非門所屏蔽，不觸發(fā)單穩(wěn)電路。電路進入1.7μs暫穩(wěn)態(tài)，等待外部電感L放電結束。

　　由于系統外圍電路的主要功率損耗來源于反饋電阻RS1和電感L的寄生串聯電阻，所以可以通過低反饋電阻技術來降低系統外圍器件功耗。即通過調節(jié)RS可以提供一個盡可能小的比較參考電壓VRA1(約為30mV)，對于電感：

　　當VRA1減小時，對于相同電感的Ipk，可以有效地減小RS1阻值，進而降低系統外圍器件功耗。